# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

08-306014

(43) Date of publication of application: 22.11.1996

(51)Int.Cl.

G11B 5/39 G11C 11/14

(21)Application number : 07-106270

(71)Applicant: MATSUSHITA ELECTRIC IND CO LTD

(22)Date of filing:

28.04.1995

(72)Inventor: IRIE YASUSUKE

SAKAKIMA HIROSHI

KAWAWAKE YASUHIRO


**SATOMI MITSUO** 

### (54) MEMORY ELEMENT

#### (57)Abstract:

PURPOSE: To improve recording and reading efficiency by using the synthesized magnetic fields induced from the element parts and word line of a memory element for which a giant magneto-resistance effect is used.

CONSTITUTION: A semi-rigid magnetic film 21, nonmagnetic metallic film 22, a soft magnetic film 23 and artificial lattice films varying in coercive force are formed by sputtering or vapor deposition on a glass or Si substrate. The element part, sense line, insulating layer 25 and word line 24 are formed by using lithography and are formed as one bit cell. Recording is executed by magnetizing the semi-rigid magnetic film 21 in one direction by the synthesized magnetic fields of the magnetic fields induced from the element part (sense line) and the word line 24 at the time of information recording. The magneto- resistance effect is increased and decreased by passing sense current to the element part and using the synthesized magnetic fields (such synthesized magnetic fields at which only the soft magnetic film 23 is magnetized and retently of the magnetic fields induced from the element part and the



rotated) of the magnetic fields induced from the element part and the magnetic fields induced from the word line 24, by which reading out is executed at the time of reading out.

# **LEGAL STATUS**

[Date of request for examination]

08.02.1999

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

# (19)日本国特許庁 (JP) (12) 公開特許公報 (A)

(11)特許出願公開番号

# 特開平8-306014

技術表示箇所

(43)公開日 平成8年(1996)11月22日

(51) lnt.Cl.6 識別記号 庁内整理番号 FΙ G11B 5/39 G11B 5/39 G11C 11/14 G11C 11/14 Α

審査請求 未請求 請求項の数5 OL (全 9 頁)


特願平7-106270 (71)出顧人 000005821 (21)出魔番号 松下電器産業株式会社 大阪府門真市大字門真1006番地 (22)出願日 平成7年(1995)4月28日 (72)発明者 入江 庸介 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 榊間 博 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 川分 康博 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (74)代理人 弁理士 山本 秀策 最終頁に続く

#### (54) 【発明の名称】 メモリー素子

#### (57) 【要約】

【目的】 巨大磁気抵抗効果を用いたメモリー素子にお いて素子部とワードラインより誘導される合成磁界を用 いて記録・読みだし効率を向上させる。

【構成】 ガラス、またはSi基板上に半硬質磁性膜2 1、非磁性金属膜22、軟磁性膜23保磁力の異なる人 工格子膜をスパッタ、もしくは蒸着し、リソグラフィー を用いて素子部、センスライン、絶縁層25、ワードラ イン24を形成し、これを1ビットセルとする。情報記 録時には素子部(センスライン)とワードライン24か ら誘導される磁界の合成磁界で半硬質磁性膜21の磁化 を一方向に磁化させ記録し、読みだし時には素子部にセ ンス電流を流し、素子部から誘導される磁界ととワード ライン24から誘導される磁界の合成磁界(軟磁性膜2 3だけが磁化回転するような合成磁界)を用い磁気抵抗 効果が増減することにより読みだしを行う。



#### 【特許請求の範囲】

【請求項1】 第1磁性膜と、第2磁性膜と、該第1磁性膜と該第2磁性膜とを分離する非磁性金属膜と、センスラインとを含む素子部と、

記録・読みだしを行うための磁界を該素子部に発生する ワードラインと、を有するメモリー素子であって、

該センスラインと該ワードラインが主に平行に位置する メモリー素子。

【請求項2】 前記第1磁性膜及び第2磁性膜のうち大きな保磁力を有する磁性膜の磁化容易軸は、主にセンス 10 ラインとワードラインとに直交する請求項1記載のメモリー素子。

【請求項3】 第1磁性膜と、第2磁性膜と、該第1磁性膜と該第2磁性膜とを分離する非磁性金属膜と、センスラインとを含む素子部と、

記録・読みだしを行うための磁界を該素子部に発生する ワードラインと、を有するメモリー素子であって、

該センスラインは該ワードラインに主に直交するメモリー素子。

【請求項4】 前記第1磁性膜及び第2磁性膜のうち大 20 きな保磁力を有する磁性膜の磁化容易軸は、主にセンス ラインとワードラインを流れる電流から生じる磁界の合成磁界方向である請求項3記載のメモリー素子。

【請求項5】 前記ワードラインを流れる電流から発生する磁界を前記素子部に誘導すべく設けられた軟磁性膜をさらに有する請求項1、2、3及び4のいずれかに記載のメモリー素子。

#### 【発明の詳細な説明】

#### [0001]

【産業上の利用分野】本発明は、磁気抵抗効果を利用し 30 たメモリー素子に関するものである。

#### [0002]

【従来の技術】従来より磁気抵抗効果を用いたメモリー素子としては、図11に示すような従来のMR(磁気抵抗効果)材料であるNi-FeやNi-Fe-CoをTaNを介して積層したNi-Fe(-Co)/TaN/Ni-Fe(-Co)よりなる導体部(センスライン)を用いたメモリー素子が提案されている(USP 4.754.431 及びIEEE Trans. Magn. Vol. 27.No. 6.1991、pp5520-5522)。これらはMR材料として従来材料を用いているためMR変化率は2~3%で、情報読みだし時の40出力が小さい点と本質的に非破壊読みだしが困難であった。また、記録・読みだし時にはワードラインだけを用いて行うため、大きな電流が必要であった。

#### [0003]

【発明が解決しようとする課題】MR材料として従来材料を用いているためMR変化率は2~3%で、情報読み出し時の出力が小さく本質的に非破壊読み出しが困難であった。また、記録時にもワードラインをだけを用いて磁界を発生させ素子に記録を行うため、非常に大きな電流が必要であった。

2

【0004】この発明の目的は、上記の問題点を解決し、実用性のある低磁界でより大きな抵抗変化率 ΔR/Rを示す磁気抵抗効果素子を用い、非破壊読みだし可能で記録・再生効率の良い高密度なメモリー素子を提供することにある。

#### [0005]

【課題を解決するための手段】本発明のメモリー素子は、第1磁性膜と、第2磁性膜と、該第1磁性膜と該第2磁性膜とを分離する非磁性金属膜と、センスラインとを含む素子部と、記録・読みだしを行うための磁界を該素子部に発生するワードラインと、を有するメモリー素子であって、該センスラインと該ワードラインが主に平行に位置し、そのことによって上記目的が達成される。前記第1磁性膜及び第2磁性膜のうち大きな保磁力を有する磁性膜の磁化容易軸は、主にセンスラインとワードラインとに直交してもよい。

【0006】本発明のメモリー素子は、第1磁性膜と、第2磁性膜と、該第1磁性膜と該第2磁性膜とを分離する非磁性金属膜と、センスラインとを含む素子部と、記録・読みだしを行うための磁界を該素子部に発生するワードラインと、を有するメモリー素子であって、該センスラインは該ワードラインに主に直交し、そのことによって上記目的が達成される。

【0007】前記第1磁性膜及び第2磁性膜のうち大きな保磁力を有する磁性膜の磁化容易軸は、主にセンスラインとワードラインを流れる電流から生じる磁界の合成磁界方向であってもよい。

【0008】前記ワードラインを流れる電流から発生する磁界を前記素子部に誘導すべく設けられた軟磁性膜をさらに有してもよい。

#### [0009]

【作用】本発明のメモリー素子は、素子部に保磁力の異 なる人工格子膜を用い、素子部と素子部に付随するセン スラインとその上に絶縁層を介してワードラインを有す る。人工格子膜を用いた素子部に電流を流した場合、素 子部には自己バイアスが生じる。従って、素子部とワー ドラインを流れる電流から発生する磁界の合成磁界を利 用し、記録・読みだ効率をあげる。その上、人工格子膜 の磁化容易軸を素子部とワードラインの合成磁界方向に するとともに、合成磁界が有効に素子部に誘導されるよ うに軟磁性膜のヨークを設けることにより素子部に効率 よく磁界を掛け、小さな電流で記録・読みだし可能な効 率の良いメモリー素子を実現する。人工格子膜である素 子部に電流を流すと素子部には電流が流れる方向とほぼ 直交する方向に自己バイアスが誘導される。従って、素 子部がワードラインと直交する場合には、素子部に誘導、 される磁界は素子部から生じる自己バイアスとワードラ インから発生される磁界の合成磁界方向が最も強い。従 って、このメモリー素子に"1"を記録する場合には合 50 成磁界が最大になるように素子部とワードラインに電流

を流し、"0"を記録する場合には、合成磁界が"1" を記録した場合と反対方向に合成磁界が最大となるよう に電流を流す。また、素子部がワードラインと平行な位 置にある場合にも、素子部に誘導される磁界は素子部か ら生じる自己バイアスとワードラインから発生される磁 界の合成磁界方向が最も強い。一方、素子部は形状が小 さくなると反磁界の影響が大きくなり、その影響は微小 パターンになればなるほど大きい。そのため素子に記録 ・読みだしを行う場合、反磁界の影響で素子を飽和させ ることが困難となる。すなわち、記録・読みだしするの 10 が困難となる。従って、少しでも記録・読みだしの効率 を良くするために素子部である人工格子膜の磁化容易軸 方向を記録・読みだしをするために素子部に対して発生 させる磁界方向(合成磁界方向)にする。また、記録・ 読みだしを効率良く行う手段としてワードラインから発 生する磁界を誘導する軟磁性膜を用い素子部のヨークと する。

【0010】また、ワードラインから発生させる磁界をより効率良く発生させるために積層膜、または軟磁性膜と非磁性膜を用いた人工格子膜を用いる。これら作用に 20より効率の良いメモリー素子を実現する。

#### [0011]

【実施例】本発明のメモリー素子は、素子部と記録・読みだしを行うための磁界を素子部に発生するワードラインとを有する。素子部は、第1磁性膜、第2磁性膜、及び第1磁性膜と第2磁性膜とを分離する非磁性金属膜と、センスラインとを有する。第1磁性膜と第2磁性膜は、互いに異なる保磁力を有する。すなわち、一方は、硬質磁性膜であり、他方は軟磁性膜である。素子部のうち、センスラインを除いた、磁性体多層膜(人工格子膜)を磁気抵抗変化部と呼ぶ。

【0012】なお、本明細書では、200e以上の保磁力 を有する磁性膜を「硬質磁性膜」といい、20 0e未満の 保磁力を有する磁性膜を「軟磁性膜」という。100 Oe未 満の保磁力を有する硬質磁性膜を、特に「半硬質磁性 膜」という。また、本明細書で用いられる保磁力の値 は、低周波数の交流(典型的には60Hz)での測定値であ る。素子部とそれに付随するセンスラインがワードライ ンと平行の場合には、素子部に掛かる自己バイアスとワ ードラインから発生する磁界方向が同一となり、すなわ 40 ちその合成磁界も同一方向となる。従って、最大の磁界 を素子部に加えることができる。自己バイアスの大きさ は素子形状と素子の厚さ、そして素子部分に流す電流の 電流密度に依存する。それは素子形状が微小になればな るほど反磁界の影響が大きくなるためで、反磁界の影響 をできるだけ少なくするためには自己バイアスの掛かる 方向(電流方向と直交する方向)を長くするような形状 にすることが望ましい。また素子の厚さは少ない電流で 感度を得るために積層回数はできるだけ少ないことが望 ましい。図1 (a) に示すようなサンドイッチタイプの 50 4

ものでも磁気抵抗効果の抵抗変化率は従来のものよりも大きく5%程度得られるが、図1(b)に示すような非磁性金属膜14を介して数周期積層した場合、サンドイッチタイプのものより磁気抵抗効果の抵抗変化率は約3%程度大きくなる。従って、感度、抵抗変化率の両方を考慮すると層積層回数の膜厚が $0.1\mu$ m以下にすることが望ましい。

【0013】また、記録・読みだしを効率良くするために人工格子膜の磁化容易軸方向を自己バイアス方向にすることが望ましい。

【0014】素子部とワードラインが直交する場合(自己バイアスとワードラインから発生する磁界が直交する場合)には、合成磁界方向が素子部に加える磁界が最大となる。従って、素子形状も反磁界の影響を少なくするために、合成磁界がほぼ最大になる方向を長くするような形状にすることが望ましい。また素子の厚さは感度を得るために積層回数はできるだけ少ないことが望ましい。図1(a)に示すようなサンドイッチタイプのものよりは抗効果の抵抗変化率は従来のものよりも大きく5%程度得られるが、図1(b)に示すような非磁性金属膜14を介して数周期積層した場合、サンドイッチタイプのものより磁気抵抗効果の抵抗変化率は約3%程度大きくなる。従って、感度、抵抗変化率の両方を考慮すると層積層回数の膜厚が0.1 $\mu$ m以下にすることが望ましい。

【0015】また、記録・読みだしを効率良くするために人工格子膜の磁化容易軸方向を合成磁界方向にすることが望ましい。

【0016】ワードラインは、軟磁性膜と非磁性膜の積層膜にすることにでワードライン自身も自己バイアスが掛かることにより、ワードラインの自己バイアスとワードラインが発生する磁界を同一方向にすれば、大きな磁界を発生することが可能である。

【0017】ワードラインが発生する磁界を効率よく素子部に誘導するヨークとして用いる軟磁性膜は透磁率が高く、飽和磁束密度が大きなものが良くCoTaZr、CoNbZr、FeTaN等が望ましい。

【0018】以下に具体的な実施例により本発明の効果の説明を行う。

【0019】(実施例1)ターゲットにCo(半硬質磁性膜11)、Ni80FelloCollo(軟磁性膜13)、Cu(非磁性金属膜12)を用いて半硬質磁性膜11、非磁性金属膜12、軟磁性膜13を順次積層し、に示されるようなサンドイッチタイプの

[Co (30) /Cu (20) /Ni FeCo (30)] (() 内の数値は膜厚nmを示す)

なる磁気抵抗変化部を作製し、素子の形状をエッチングした後、Au/Crを蒸着しセンスライン 26 を形成した。絶縁膜 $SiO_2 25$  をこの上に約  $1\mu$ mスパッタし、更にワードライン 24 の Au/Cr を成膜し、図 2

に示すような素子部とワードラインが平行に位置するメモリー素子を作製した。この素子部の形状を変えて自己 バイアスの大きさを調べた。その結果を表1に示す。

> 試料No. A 40 μ m × 20 μ m B 40 μ m × 10 μ m C 40 μ m × 5 μ m

\*【0020】 【表1】

> 自己バイアス (Oe) 4.4 10.9 12.8

【0021】この結果は素子の電流密度が12mA/μm²の場合の自己パイアスである。上記の表2から、この実施例の磁気抵抗効果素子部は素子の幅が狭くなるに従い、自己パイアスが大きくなることが確認された。従10って、素子部の形状は電流の流れる方向に対して直交する方向(自己パイアス方向)の幅を狭くすることで自己パイアスを大きくできることは明きらかである。

【0022】(実施例2) 実施例1と同様に、ターゲットにCo(半硬質磁性膜11)、Ni80Fe10Co10(軟磁性膜13)、Cu(非磁性金属膜12)を用いて半硬質磁性膜11、非磁性金属膜12、軟磁性膜13を順次積層し、図1(a)に示されるようなサンドイッ※

試料 A 40 μm×20 μm B 40 μm×10 μm C 40 μm×5 μm

【0024】この結果は、素子の電流密度が12mA/ $\mu m^2$ の場合の自己バイアスとワードラインの断面積が一定で、電流密度が8.3mA/ $\mu m^2$ の場合の合成磁界である。表2の結果よりワードラインが一定の場合、ワードラインが素子に及ぼす磁界は一定であり、素子形状の自己バイアスとの合成磁界が素子に加わっていることがわかった。従って、素子の自己バイアス方向とワード線が発生する磁界方向が平行に位置するようにお互いを配置することで効率良く素子部に磁界を掛けることが30できるのは明きらかである。

(実施例3) ターゲットにCo (半硬質磁性膜11)、 $Ni_{80}Fe_{15}Co_{5}$  (軟磁性膜13)、Cu (非磁性金属膜12) を用いて半硬質磁性膜11、非磁性金属膜12、軟磁性膜13を順次積層し、図1 (a) に示されるようなサンドイッチタイプの

[Co (30) /Cu (20) /NiFeCo (30)]

なる磁気抵抗変化部を作製し、素子の形状をエッチングした後、Au/Crを蒸着しセンスライン36を形成した。絶縁膜 $SiO_235$ をこの上に約 $1\mu$ mスパッタ 40し、更にワードライン34のAu/Crを成膜し、図3に示すような素子部とワードラインが直交するようなメモリー素子を作製した。この時、素子部に流す電流は電流密度 $12mA/\mu m^2$ 一定とし、ワードラインに流す電流を20、40、60、80、100mAと変化させ、それらの合成磁界方向と合成磁界の大きさを図4に示す。これより、図3のように、素子部とワードラインが直交する場合(自己バイアスとワードラインから発生する磁界が直交する場合)には、合成磁界方向が素子部に加える磁界が最大となる。従って、合成磁界方向が素 50

※チタイプの

[Co (30) /Cu (20) /NiFeCo (30)]

なる磁気抵抗変化部を作製し、素子の形状をエッチングした後、Au/Crを蒸着しセンスライン26を形成した。絶縁膜 $SiO_225$ をこの上に約 $1\mu$ mスパッタし、更にワードライン24のAu/Crを成膜し、図2に示すようなメモリー素子を作製した。この素子部の形状を変えて自己バイアスとワードラインから発生する磁界の合成磁界を調べた。その結果を表2に示す。

6

[0023]

【表2】

合成磁界 (Oe) 14.4 20.9 22.8

子に与える磁界が最大となり、その方向に素子の磁化容易軸方向(特に保磁力の大きな膜の磁化容易軸方向)を向けることで効率の良い記録・読みだしを行えることは明きらかである。

【0025】 (実施例4) 実施例1 と同様に、ターゲットにCo (半硬質磁性膜11)、 $Ni_{68}Fe_{20}Co$  12 (軟磁性膜13)、Cu (非磁性金属膜12) を用いて半硬質磁性膜11、非磁性金属膜12、軟磁性膜13 を順次積層し、図1 (a) に示されるようなサンドイッチタイプの

[Co (30) /Cu (20) /NiFeCo (30)]

なる磁気抵抗変化部を作製し、素子の形状をエッチングした後、Au/Crを蒸着しセンスライン 5.6 を形成した。絶縁膜 $SiO_25.5$  をこの上に約  $1~\mu$ mスパッタし、更にワードライ 5.4 を形成するためにAu/Crを蒸着し、エッチングした。その脇にワードラインから発生する磁界を素子部に誘導するためのヨーク 5.7 を形成するために、軟磁性膜であるCoTaZrをスパッタし、エッチングして図 5.6 に示すようにヨーク 5.7 を形成した。また、これと同時に、ヨークがないメモリー素子も作成し、素子に加えられる磁界の大きさを比較した。この時の素子形状は  $4.0~\mu$ m× $2.0~\kappa$ 0、 $1.0~\kappa$ 5  $\mu$ m、ワードラインは幅  $4.0~\mu$ m  $0.0~\kappa$ 0 層膜  $0.0~\kappa$ 0 に流す電流密度  $0.0~\kappa$ 1 に流す電流密度  $0.0~\kappa$ 1 に流す電流密度  $0.0~\kappa$ 2 に流すである。

[0026]

【表3】

7 素子幅 20 41 -ク無し) ○ e 試料Vo 合成磁界(ヨ-合成磁界(ヨーク有り) Ôμm Оe  $10 \mu m$ Оe

40

た。

22.8

【0027】表3の結果より、ヨーク無しの場合よりも ヨーク有りの場合の方が素子部に及ぼす磁界は大きくな ることが確認された。従って、ヨークを設ける事により 効率よく磁界を素子部に加えられる事ができ、効率の良

В

 $5 \mu m$ 

いメモリー素子を実現できる事は明かである。 【0028】(実施例5)高真空蒸着装置を用いてSi (100) 基板上に下記に示されるような構成の Si/Cu (50) [Co (10) /NiFe (100) /Cu (24) /Ag (2) /Cu (24) /Co (50) /Cu (24) /Ag (2) /Cu (24) /Co (10) /NiFe (100) ] なる磁気抵抗変化部を作製し、素子の形状をエッチング した後、Au/Crを蒸着しセンスライン56を形成し た。絶縁膜SiO255をこの上に約1μmスパッタ し、更にワードライ54を形成するためにAu/Crを 蒸着し、エッチングした。その脇にワードラインから発 生する磁界を素子部に誘導するためのヨーク57を形成 するために、軟磁性膜であるCoTaZrをスパッタ し、エッチングして図5に示すようにヨーク57を形成 20 した。この時の素子形状は $40 \mu m \times 5 \mu m$ 、膜厚は  $0.043 \mu$ mワードラインは幅 $40 \mu$ m一定とし、膜 厚は0.2μmであった。また、この時用いた素子部の MR曲線を図6に示す。これより、保磁力の小さな軟磁 性膜(NiFe)は30eで磁化方向が反転し、保磁力 の大きな半硬質磁性膜(Co)は390eで磁化方向が 反転していることがわかった。このメモリー素子の動作 を確認すべく記録時はセンスラインに $12mA/\mu$  $m^2$ 、ワードラインに 8. 3 m A  $/ \mu$   $m^2$  の電流を流し" 1"の記録を行い、読みだし時はセンスラインに6mA 30  $/\mu m^2$ 、ワードラインに $\pm 4 m A / \mu m^2$ の電流を流し た時の読みだし出力波形を図7 (a) に示す。次に図7 (a) とは反対方向に記録時はセンスラインに12mA  $/\mu m^2$ 、ワードラインに8.3 $mA/\mu m^2$ の電流を流 し"0"の記録を行い、読みだし時はセンスラインに6  $mA/\mu m^2$ 、ワードラインに±4 $mA/\mu m^2$ の電流を 流した時の読みだし出力波形を図7(b)に示す。これ らより"1"、"0"の記録・読みだしが確認された。 以上より、メモリーの1ビットを示す1ビットメモリー セルの動作が確認された。

【0029】 (実施例6) 実施例5のメモリーセルを用 いて、図8(a)、(b)に示すようなマトリックスを 構成して3ビットのメモリー動作を確認するために (a)、(b) それぞれ記録・読みだしを行った。この 時、素子部の磁化容易軸方向はセンスライン及びワード ラインから生じる合成磁界方向になるように構成した。 (a) の場合、3ビットの記録・読みだしを行うために

センスライン81に30mA、ワードライン8aに10 0mAの電流を流して"1"を記録した。次にセンスラ イン81に-30mA、ワードライン8bに-100m 50

38.3 Oe 40.4 Oe Õе Aの電流を流し"0"を記録した。そして、センスラブ ン81に30mA、ワードライン8cに100mAの電 流を流し"1"を記録した。読みだしを行うために、セ ンスライン81に15mA、ワードライン8aに±50 mAの電流を流しセンスラインの両端に出てくる電圧変 化を測定すると図9に示すような出力波形が得られ" 10 1"、"0"、"1"が確認できた。また、センスライ ン82、83についても同様な記録・読みだし動作が確 認された。(b)の場合、(a)と同様に3ピットの記 録・読みだしを行うためにセンスライン81に30m A、ワードライン8aに100mAの電流を流して" 1"を記録した。次にセンスライン81に-30mA、 ワードライン8 b に - 1 0 0 m A の電流を流し"0"を 記録した。そして、センスライン81に30mA、ワー ドライン8 c に 1 0 0 m A の電流を流し" 1" を記録し た。読みだしを行うために、センスライン81に15m A、ワードライン8aに±50mAの電流を流しセンス ラインの両端に出てくる電圧変化を測定すると図9に示 すような出力波形が得られ"1"、"0"、"1"が確 認できた。センスライン82の場合にはワードラインの 電流方向が反対方向になるのでセンスライン82に-3 0mA、ワードライン8aに100mAの電流を流し て"1"を記録した。次にセンスライン82に30m A、ワードライン8bに-100mAの電流を流し" 0"を記録した。そして、センスライン82に-30m A、ワードライン8cに100mAの電流を流し"1" を記録した。読みだしを行うために、センスライン82 に-15mA、ワートライン8aに±50mAの電流を 流しセンスラインの両端に出てくる電圧変化を測定する と図9に示すような出力波形が得られ"1"、" 0"、"1"が確認できた。センスライン83の場合に は、センスライン81の場合と同様な記録・読みだし方 式で動作確認できた。以上より、図8(a)、(b)の マトリックスどちらを用いても、メモリーとしての記録 読みだし可能であることは明らかである。しかし、面 積的には(b)のほうがより小さくできることがわかっ

(実施例7) 実施例5の素子部を用いて、図10に示す ようなマトリックスを構成して3ビットのメモリー動作 を確認するために記録・読みだしを行った。この時、素 子部の磁化容易軸方向はセンスライン及びワードライン から生じる合成磁界方向になるように構成した。 3ビッ トの記録・読みだしを行うためにセンスライン101に 40mA、ワードライン10aに150mAの電流を流 して"1"を記録した。次にセンスライン101に-4 0mA、ワードライン10bに-150mAの電流を流 し"0"を記録した。そして、センスライン101に4

 $0 \, \text{mA}$ 、ワードライン $1 \, 0 \, \text{c}$  に  $1 \, 5 \, 0 \, \text{mA}$  の電流を流し" 1" を記録した。読みだしを行うために、センスライン $1 \, 0 \, 1$  に  $2 \, 0 \, \text{mA}$ 、ワードライン $1 \, 0 \, a$  に  $\pm \, 7 \, 5 \, \text{m}$  Aの電流を流しセンスラインの両端に出てくる電圧変化を測定すると図9 に示すような出力波形が得られ" 1"、" 0"、" 1"が確認できた。また、センスライン $1 \, 0 \, 2$ 、 $1 \, 0 \, 3$  についても同様な記録・読みだし動作

【0030】以上より、このタイプのマトリックスを用いてもメモリーとしての記録読みだしが可能であること 10 は明らかである。

#### [0031]

が確認された。

【発明の効果】この発明によれば、素子部に電流を流すことによって掛かる自己バイアスとワードラインから発生する磁界の合成磁界を利用することにより、素子部に対して効率よく磁界を加えることができ、その合成磁界方向に素子の磁化容易軸を向けることで更に記録・読みだし効率の良いメモリー素子を可能とする。また、ワードラインから発生する磁界を素子部に誘導するヨークを設けることでワードラインに流す電流を低減できる。

#### 【図面の簡単な説明】

【図1】(a) 本発明の実施例1を示すサンドイッチタイプ磁気抵抗効果素子の斜視図

- (b) 積層タイプの磁気抵抗効果素子の構成図
- 【図2】本発明の実施例2を示すメモリー素子の斜視図
- 【図3】本発明の実施例3を示すメモリー素子の斜視図
- 【図4】本発明の実施例3を示すメモリー素子の素子部 (センスライン) とワードラインから発生する磁界の合成磁界方向とその大きさを示す図
- 【図5】本発明の実施例4を示すメモリー素子の斜視図 30
- 【図6】本発明の実施例5を示すメモリー素子の素子部のMR曲線図
- 【図7】本発明の実施例5を示すメモリー素子の入力波\*

\*形と出力波形

【図8】(a) 本発明の実施例6を示すメモリー素子の 平行タイプのマトリックス図

10

(b) 本発明の実施例6を示すスモラー素子の直交ショプのマトリックス図

【図9】本発明の実施例6、7を示すメモリー素子の3 ビット出力を表す波形図


【図10】本発明の実施例7を示すメモリー素子のマトリックス図


【図11】従来のメモリー素子の斜視図 【符号の説明】


- 11 半硬質磁性膜
- 12 非磁性金属膜
- 13 軟磁性膜
- 14 非磁性金属膜
- 24 ワードライン
- 25 絶縁層
- 26 センスライン
- 34 ワードライン
- 35 絶縁層
  - 36 センスライン
  - 54 ワードライン
  - 5 5 絶縁層
  - 56 センスライン
- 57 ヨーク (軟磁性膜)
- 81、82、83 センスライン
- 8a、8b、8c ワードライン
- 101、102、103 センスライン
- 10a、10b、10c ワードライン
- 11a NiFeCo 人工格子膜
- 11b センスラィン
- 11c SiO2
- 11d ワードライン


【図2】


【図10】



















## 【図8】







【図9】




## 【図7】





【図11】

11g・・・NiFeCo 人工格子膜 11b・・・センスライン 11c · · · SiO<sub>2</sub> 11d · · · ワードライン



## フロントページの続き

(72) 発明者 里見 三男

. .

大阪府門真市大字門真1006番地 松下電器 産業株式会社内